重要的是把外部網(wǎng)絡(luò)阻抗與adc跟蹤模式阻抗匹配，見下圖。正如你看到的，輸入阻抗的實(shí)部或阻性阻抗在低頻段（基帶）非常高（在幾千歐姆范圍內(nèi)），在超過100mhz的頻段下降到2kω以下。

    輸入阻抗的虛部或容性阻抗，一開始從一個(gè)相當(dāng)高的容性負(fù)載，然后在高頻段減小大約3pf(見右邊縱坐標(biāo))。要匹配這樣的輸入阻抗是一個(gè)相當(dāng)具有挑戰(zhàn)性的設(shè)計(jì)問題，尤其是在頻率高于100mhz的情況下。

    上圖和下圖中的波形示出了差分輸入信號(hào)的優(yōu)勢(shì)。上圖中示出的adc的單端輸入波形看起來很差。但是，下圖明了單端輸入波形受到的干擾幾乎完全是由于共模電壓的影響。

    見adc的差分輸入（見上圖），我們可以看到輸入信號(hào)干凈多了。與時(shí)鐘相關(guān)的尖峰干擾消失了。差分信號(hào)固有的共模抑制特性能夠消除共模噪聲，包括來自電源、數(shù)字源和電荷注入引起的共模噪聲。

    帶輸入緩沖器的adc比較容易理解和使用。輸入源阻抗固定。緩沖器由晶體管組成，它以低阻抗驅(qū)動(dòng)adc，所以大大地減少了注入電荷和開關(guān)管引起的尖峰。與帶開關(guān)電容的adc不同，輸入阻抗在模擬輸入頻率范圍內(nèi)變化很小，所以選擇合適的驅(qū)動(dòng)電路相對(duì)容易一些。帶緩沖器的adc特別適合于高線性、低噪聲應(yīng)用；它唯一的缺點(diǎn)是由于它自身的功導(dǎo)致adc總功耗增加。

相關(guān)文章

• 上一篇： WP8比WP7.5強(qiáng)在哪
• 下一篇： 簡(jiǎn)單的數(shù)字電路——門電路